新闻  |   论坛  |   博客  |   在线研讨会
Altera座谈专家问答记录(
zxgsdu | 2010-04-26 20:17:24    阅读:2023   发布文章

niuniuo问:fpga里的pll是模拟的吗?
专家(guest_radCF4EA)答复:Altera的FPGA内PLL是模拟的

yinzhe问:OpenCore都是免费的吗?他们的稳定性有保证吗?谢谢
专家(guest_radCF4EA)答复:OpenCore可以免费下载,但是编译后不能产生下载文件,如果仿真成功后,可以考虑购买此IP。  稳定性没有问题,这是Altera针对自己的器件设计优化的。
 
aphilo问:RTL Viewer具体的作用是什么
专家(altera)答复:RTL 作用是提供一个在你仿真前可视的检查工具,在调试源码时,提供详细的实现原理,找出感兴趣的节点,去优化它

xiekunxian问:QUARTUS内部是不是有做好的模块来减轻工程师的工作量
专家(altera)答复:是的,Quartus II中提供了一些library,客户可以通过megawizard来生成,在生成的过程中可以进行参数的配置。

iamnie99问:QUARTUSII教程和用户手册的下载地址是什么
专家(guest_radCF4EA)答复:http://www.altera.com/literature/lit-qts.jsp

m193212问:FPGA的计算单位即平常说的门是指的什么单元?
专家(altera)答复:FPGA中的基本单元是LE,一个LE包含一个四输入查找表(即Look up Table)和一个触发器。

liuchuangc问:byteblaster2是否可以下载所有类型的altera的cpld?
专家(guest_radCF4EA)答复:可以

wofansile问:请问消除毛刺的方法都有哪些?
专家(altera)答复:大量采用同步设计,避免毛刺出现在数据的建立和保持时间上,以上方法可以大大减少毛刺,但它并不能完全消除毛刺,有时,我们必须手工修改电路来去除我们通常使用"采样"的方法。一般说来,冒险出现在信号发生电平转换的时刻,也就是说在输出信号的建立时间内会发生冒险,在输出信号的保持时间内是不会有毛刺信号出现的。如果在输出信号的保持时间内对其进行"采样",就可以消除毛刺信号的影响。 

myvanilla问:max2芯片可现场编程吗??
专家(guest_rad10937)答复:可以

zhiboxie问:我目前用的还是FLEX10K100E,环境是MAXPLUSII,感觉对于底层的LAB等资源不太懂,你们有没有详细的资料?
专家(guest_radCF4EA)答复:可以参考这种器件的数据手册,从Altera网站上可以下载。建议使用较新的器件,如Cyclone,性价比会更好

birds_man问:如果我的机器上没有网卡是不是就不能用QII了?
专家(altera)答复:也可以通过Drive Serial Number申请license。Drive Serial Number可以在QII中,license setup窗口中看到。

jimmyguang问:PLL只能实现分频吗?
专家(guest_radCF4EA)答复:Altera的PLL是模拟锁相环,可以实现倍频和分频

jbb8888问:quartusII支不支持简单的数模混合电路的设计?
专家(guest_radCF4EA)答复:FPGA内只能实现数字电路的设计

lyghj问:已经供货的EPM1270是哪种封装?TQFP144还是BGA256?
专家(guest_radCF4EA)答复:现在两种封装的都可以订货了,是FBGA256

eastcome问:MAXII cpld掉电后内容还在吗
专家(guest_rad10937)答复:maxII cpld具有非易失性,掉电后逻辑还在

yinzhe问:用maxplusII可以支持maxII器件吗?
专家(altera)答复:MAXPLUS II中不支持MAX II器件,只有在Quartus II中才支持! 

maccaboy问:Q2支持EPM7128S吗?
专家(guest_rad10937)答复:支持

niuniuo问:我在网上下载到了altera提供的sdram控制器的原码,此控制器有用到了pll,可是芯片上的pll已被其他设计用去了,不知道sdram控制器的pll是不是可以不用,直接使用外部输入的clk。
专家(altera)答复:如果你的设计中占用了pll的资源,那么sdram controller中的pll是可以不用的,可以直接使用外部给的clock,这就需要你自己修改source code。

eexuefly问:哪里有qutus 2 4.0版本的中文帮助手册?软件使用手册?
专家(guest_radCF4EA)答复:http://www.altera.com/literature/lit-qts.jsp 这个页面可以下载中文版QuartusII的介绍和应用手册

sagi问:听说目前的DSP解决方案还可以通过matlab和FPGa的方法,各位专家能不能简单介绍一下?
专家(altera)答复:ALTERA的STRATIX 系列具有DSP BLOCK  ,需要在MATLAB 去建立数学模型,然后使用DSP BUILDER 去产生HDL 模块,最后综合到FPGA

thocr问:能够给出使用stratix设计Dsp的例程,以方便客户应用到其开发领域中去?
专家(guest_radEC5BF)答复:你可以和当地的代理FAE联系可以得到更多的应用实例。

wqdeshi问:PLD可否代替单片机进行硬件电路的开发?或者能否相兼容?
专家(guest_rad10937)答复:在很多情况下pld可以代替单片机并实现比单片机更强大的功能

zhang99999问:QUARTUS2会自动调用MODELSIM ,但不会加载波形?
专家(guest_rad10937)答复:modelsim是用的矢量仿真,不是波形仿真,您需要先些好测试矢量

fzq21ic问:要实现数字下变频器,altera有什么IP吗?一般推荐什么系列的FPGA?
专家(guest_radCF4EA)答复:Altera提供DDC的参考设计,其中包含ALtera提供的NCO和FIR的IP

hxdzjk问:请问nios与niosII 都可以免费下载吗?nios的开发板可以用作niosII开发吗?
专家(guest_radEC5BF)答复:你可以从altea网站下载NIOS的试用版本。NIOS 到NIOS II只是一个软件方面的升级,你可以把NIOS II 移植到你的开发板上。

LZW_717问:我是初学者,您认为先用MAX PLUS II 好,还是用QuartusII 好
专家(guest_rad10937)答复:学quartusII 要好些,支持面广,您可在http://www.altera.com/literature/lit-qts.jsp上找到学习资料

zhangyi79问:when I get the quartusii software license, the wizzard want me to input the nic(network interface card), how can I get the NIC?
专家(altera)答复:安装了Quartus II之后,打开QII,点击Tools菜单,打开license setup,然后在该窗口的最底下可以看到NIC number!

buttern问:quartus ii 对FLEX 6000 完全支持吗?
专家(guest_radCF4EA)答复:QuartusII 4.0支持Flex6000,但是建议使用Altera新的Cyclone系列fpga,性价比会更好

yuhw问:如果我要用cpu通过jtag直接去下载fgpa的程序,不知是否容易实现
专家(guest_radEC5BF)答复:可以。

tom_tom问:您认为使用MAXII系列设计描述采用VHDL好还是VERILOG好
专家(guest_radCF4EA)答复:都是可以的,根据个人习惯。

yj_sky问:请问Altera的CPLD器件能否编程作为双口SRAM使用,能够编程作为FIFO缓存,其容量如何计算?谢谢!
专家(guest_radCF4EA)答复:如过小容量的RAM可以用CPLD内的宏单元实现,但是很浪费资源。大一些的可以用FPGA中的RAM块实现

niuniuo问:lpm库中的设计器件和用megawizard生成的器件是否一样?
专家(altera)答复:是一样的,用megawizard生成的库,最终还是调用的lpm的库文件!

m193212问:对于较复杂的系统,开发时使用语言容易些还是使用原理图容易些?谢谢
专家(guest_radEC5BF)答复:建议使用硬件描述语言实现你的设计。

chinafly问:fpga 可以作为DSP使用吗?我在以前的提问看到的。
专家(guest_rad10937)答复:当然可以

tangsx问:请问什么是nios核?
专家(altera)答复:简单的说,nios是一个16bit or 32bit的软核微处理器(是由altera开发的,免费的),nios中提供的所有外设都是由HDL语言描述的,并且可以在Quartus II中进行综合,可以用GNUPro tool作为软件调试平台。

maccaboy问:请问用quartusII软件到底可否对EMP7128进行仿真和编程,你们的回答矛盾
专家(altera)答复:QUARTUS2可以对MAX7000进行仿真和编程,

bright1111问:———续刚才问题————:既然M4K是掉电内容消失的,那么我就不能用M4k来代替外部的flash存储器了?
专家(guest_radEC5BF)答复:你可以把内部的RAM模拟成ROM用,那样你就可以存储一定量的数据在的FPGA内部,使用时可以读取。

zjw1231问:如何获得OpenCore?
专家(guest_radEC5BF)答复:你可以从altera网站得到更多的opencore或从altera AMPP IP 合作伙伴处得到。

wqdeshi问:请问:QustusII免费版的下载地址
专家(guest_radCF4EA)答复:https://www.altera.com/support/software/download/sof-download_center.html 选择 Quartus II Web Edition

shengliw_3问:请问哪里有pll的软件包?
专家(guest_radEC5BF)答复:你是说如何利用FPGA中的PLL吗?你可以通过GUI界面的向导参数化你的PLL就可以使用PLL了。

xiaorong_f问:请问在Active HDL 上怎么实现Altera器件的仿真、综合
专家(guest_rad10937)答复:您可在Active HDL 的Design Flow Manager中设置

cbxue问:在MAXII中,有8Kbit的user flash,它就可以作为rom使用,这8Kbit的user flash是CPLD自带的吗?哪些型号中有?如何编程?
专家(altera)答复:在MAX2系列中都有8192 BITS的ROM ,可以在QUARTUS2的MEGAWIZAD PLUS_IN MANAGER 中的PLASH MEMORY 去定义它的形式

zszhang问:王先生你好,我想问一个有关sopc builder的问题,在quartusII4.0中是不是必须装上nios核后才能用?
专家(guest_radEC5BF)答复:在quartusII4.0中sopc builder作为一个system on a chip 的开发工具是嵌入在Q II中的,它是不仅仅用来NIOS的。如果你要开发NIOS的,你必须安装NIOS相关软件开发包的。

thmz问:我现在使用ep1c6t,外围电路的配置应注意什么,pll必须要1.5v输入电压吗?那么,clk0-3要接外围电路吗?
专家(altera)答复:外围配置电路可以参考cyclone handbook,其中提供了多种配置方式(PS,JTAG,AS)。pll的电压必须是1.5V,时钟管脚不需要外围电路。

wowow问:cyclone的PLL是下载后确定不变的,还是能动态更新频率?
专家(guest_radCF4EA)答复:Cyclone的PLL频率不能改变,可以用Stratix器件的PLL 具有这个功能

xue_ting问:QuartusⅡ又免费的软件吗?
专家(guest_radCF4EA)答复:可以从Altera网上下载QuartusII的网络版

sealhu问:cpld或FPGA如何作为DSP的外部RAM进行操作?即FPGA和dSP如何通讯?
专家(guest_radEC5BF)答复:不同的DSP厂商可能提供不同外围接口方式到其他芯片,FPGA可以灵活的根据不同的DSP接口要求与DSP进行通讯。

tom_tom问:MAXII是否支持三态功能
专家(altera)答复:MAX II器件支持管脚三态! 

laixu007问:我通过什么方式才能买到QUARTUS 2 软件呢?
专家(guest_radCF4EA)答复:可联系Altera的代理商

huajinz问:如何才能使原理图输入的所有逻辑不会被综合优化掉?
专家(guest_radF1654)答复:在Qii中,可以将不想被优化掉的结点和逻辑增加keep Combinational Node或者Preserve Registers约束(AssignmentEditor)。


zluo问:在简单的CPLD设计中,用原理图输入是否比用VHDL更加方便?
专家(altera)答复:用原理图输入和用语言输入各有各的优势,原理图会比较直观,而语言的设计比较方便存档,客户可以根据实际情况进行选择。当然,如果只是非常简单的设计,原理图可能会更方便些! 

第一关问:我想再用的是lattice的m4系列,我想问一下贵公司的产品中有没有和它相对应的器件。如果有的话,io地推动能力如何?我的设计应用要求高速、低功耗,如果选用贵公司的产品能否推荐一下?
专家(altera)答复:你可以使用ALTERA 的MAX2系列, 它是低功耗 ,高速的CPLD,逻辑单元比LATTICE 多

cbxue问:请问如何使用CPLD实现8×8键盘输入接口,防抖如何实现,谢谢?
专家(guest_rad10937)答复:内部逻辑使用case语句实现,防抖使用延迟检测方法实现

iamnie99问:使用lpm和各种语言设计项目时,哪一种占用的容量小?
专家(guest_radCF4EA)答复:LPM库是Altera根据自己的器件设计优化的专用模块,资源和性能等应该是最好的,最适合ALtera器件的

m193212问:Actel的设计可以移置到MAXII上吗?
专家(guest_rad10937)答复:可以。

buttern问:开发nios ,是否需要专门的开发软件如nios 3.0,如果需要,从哪儿可以得到
专家(guest_radCF4EA)答复:需要安装SOPC Builder,购买NIOS开发板可以得到软件光盘,或者从Altera的代理商处联系

ghyzll问:请问使用MAXPLUS II仿真ALTERA有没有前途,有没有什么好用的工具
专家(altera)答复:如果只是简单的设计完全可以用MAXPLUS II进行仿真,当然也可以用Quartus II。如果想要使用第三方的仿真工具,目前常用的是MODELSIM, VCS 等! 

wan_jian99问:altera公司的开发工具,安装时很麻烦,需要下载Licence,很讨厌.为什么不简化安装过程呢? 这是个败笔
专家(guest_radF1654)答复:请问您是指免费的网络版软件吗?因为要和完全版软件保持一致,以及Altera希望了解客户的需求,才需要客户使用时必须下载licence。您的建议我们会考虑。谢谢

succeeding问:MAX器件相对于其他的CPLD器件来说,有哪些突出的特点?谢谢
专家(guest_radEC5BF)答复:全新的架构,更低的价格,更高的性能,和更多的功能集成方便开发。你可以从altera的网站下载更多MAX II 的资料以了解它的具体优点和如何应用。

bluedzy问:请问用quartusII软件是否可以对EMP7128进行仿真和编程?
专家(guest_rad10937)答复:可以

guorock问:想问一下,一片epm1270价格大概多少?
专家(guest_radCF4EA)答复:现在可以定购工程师样品 约200元rmb

huajinz问:原理图输入经综合后的可以用quartusii的RTL查看器看到么?
专家(guest_radCF4EA)答复:可以

eexuefly问:在altera的fpga中,哪些芯片具有sdram的控制器,怎样方便的使用sdram控制器
专家(guest_radEC5BF)答复:Here is no hardware sdram controler in Altera general FPGA,and you can use sdram IP core in FPGA for sdram interface.

niuniuo问:fpga在没有配置之前各个管脚的初始状态是什么?在配置完成后,没有定义的管脚的状态又是什么样的?
专家(altera)答复:在FPGA上电时,它的状态是三态的以保护其他电路,在配置完成后未用的IO你可以自定义 (三态或接地)

huajinz问:如何用RTL查看器,原理图输入经综合后的可以用RTL查看器看到么?
专家(guest_radCF4EA)答复:QuartusII4.0可以使用RTL Viewer,原理图输入的也可以

shuiyin问:QuatusII与MAXplusII软件使用的时候是不是功能一样?
专家(guest_rad10937)答复:QII比MaxplusII 具有更多的功能,及更强的编译综合性能

aismin问:请问:公司如果想采购CPLD开发工具,用于显示屏方面开发,可有相关开发工具建议?
专家(guest_radF1654)答复:相对不太复杂的CPLD设计,建议只需购买Altera的QuartusII开发平台,它囊括了从设计输入、综合、布局布线、仿真、时序分析、下载验证等所有设计流程,是一个完整的开发平台,不需购买其他任何工具。

hart问:MAXII的IO因为不能直接输入5V信号,所以需要接一个限流电阻,同时打开PCI钳位二极管。“同时打开PCI钳位二极管”这句话我不知道实际怎么操作,能否帮我解释简单易懂点?
专家(guest_radCF4EA)答复:在quartusII 4.0版本可以使用RTL Viewer, 原理图输入的也可以

maji_999问:在MAX 3000系列的EPLD(具体是EPM3064ATC44-10,34个I/O全部用上)中我要用到用于JTAG下载的引脚,所以我要将器件配置中的JTAG BST SUPPORT 去掉,但当我用QUARTUS II的byteblasterMV下载时却因为所生成的POF文件中除了JTAG而不能完成,我怎样才能完成下载?
专家(altera)答复:如果你在设计的时候占用了JTAG的编程管脚,那么就无法用JTAG方法进行下载,只能用编程器编程! 

eastcome问:max2 cpld中门数及内存单元最大的为多大
专家(altera)答复:max2 的最大LE是2210 ,等效宏单元是1700, 它的嵌入ROM 是8K BITS

denghuake问:quartus || 与max+plus ||有什么区别?
专家(guest_radF1654)答复:这两个软件的编译算法不一样,得出的结果也会有差异,目前Altera主推QuartusII,而后者的版本不会再更新,支持的器件也很有限,建议新设计都使用Quartusii 

sxj56问:Quartus II2.0是否支持MAX II?
专家(guest_rad10937)答复:您需要使用QII 4.0以上软件版本

SHAN_LONG问:有时侯程序错误也让生成,有时候程序正确却不能生成,是什么原因
专家(guest_radF1654)答复:请将此问题发到mysupport.altera.com上来,我们的工程师将很快解决您的问题。

zhcui8899问:在哪里可以下载到用户手册
专家(guest_rad10937)答复:http://www.altera.com/literature/lit-max2.jsp

sealhu问:那些系列的CPLD或FPGA支持三态门的
专家(guest_radF1654)答复:目前ALtera应用的MAX3k,MAX7k系列CPLD和所有FPGA都支持三态输出

huqcd问:Cyclone的I/O兼容5V电压吗?
专家(altera)答复:cyclone 的I/O 可以支持5V TTL , 3.3V VCCIO 输入可以支持5V 信号

zszhang问:请问我的quartus sopcbuilder中没有nios核,是不是需要另外购买?
专家(altera)答复:如果只安装了QuartusII,是没有nios核的。Nios是需要另外安装的,可以到altera的网站上下载,无需另外付费!

wyqfirefox问:请问:用vhdl设计的电路在maxplus中能够通过,而在quartus中却不能,这是什么原因阿,该如何解决
专家(guest_radF1654)答复:可能是VHDL标准不一样,Qii支持VHDL87和93标准,可以在setting对话框中设置,默认是93标准。

wxb10000问:ArchSyn综合工具与quartusII4.0综合工具能综合的语法区别大么?
专家(guest_radF1654)答复:Quartus II支持VHDL93、87标准,Verilog1995、2001标准,合法的语言代码都能综合。

rong wang问:quartus ii对verilog hdl语言完全支持吗
专家(guest_rad10937)答复:QuartusII 支持 Verilog-1995 (IEEE Std. 1394-1995) Constructs 

sealhu问:在仿真的时候毛刺很多,如何消除这些毛刺呢?
专家(guest_rad10937)答复:您在设计时尽量使用同步逻辑设计,避免异步逻辑设计就行了

梦想2000问:我用的是Verilog HDL,可是贵公司的maxplus2支持的不是很完善,有解决的方法吗?
专家(guest_rad10937)答复:您可将您的设计平台转到QuartusII下,

fireheart问:MAXII的LE也是非易失性的吗?跟MAX3000,MAX7000比,相同宏单元的器件价格差有多大
专家(altera)答复:MAX2采用FALSH工艺,是非易失性的,在与其他CPLD比较它的LE的单价更低,

哈多多问:网络版设计软件功能上与非网络版区别?
专家(guest_radF1654)答复:网络版支持的器件较少,支持下载的器件也较少,其他没什么区别

a12345678问:Altera公司的CPLD运行功耗如何计算? 例如MAX7128S 或是新的MAX II产品
专家(altera)答复:要估算功耗可以到altera网站上下载power calculator(不同器件的power calculator是不同的Excle表格),然后在该表格中填入相应的信息,即可计算出你的设计的功耗! 

srclys问:延时除了计数器还有什么方法?
专家(guest_rad10937)答复:除了计数器您还可使用移位的方法或加逻辑级数的方法来进行延时

succeeding问:Quartus网络版支持哪几种设计输入??谢谢
专家(guest_radF1654)答复:支持VHDL和Verilog,AHDl文本输入,原理图输入以及EDIF网表输入

aismin问:CPLD在LED显示屏方面应用请问有些什么优势
专家(altera)答复:LED 显示的驱动电流大,ALTERA的CPLD 的性能可以满足LED 驱动的需求,使用CPLD去取代LOGIC 74595 ,CPLD 的I/O 直接驱动LED ,可以节省PCB面积和系统功耗

eexuefly问:如何用magewizard设计电路?
专家(guest_rad10937)答复:您可在magewizard中生成您所需要的core然后在您的设计中使用调用模块的方法调用

lty_2000问:对于一个从未接触过CPLD/FPGA的人,该如何入门?需要什么开发环境?
专家(guest_radF1654)答复:建议先学习一种语言比如Verilog,然后可以采用我们的免费软件QuartusII网络版,尝试开发一个简单的设计,该软件安装后的目录下有一个教程。

bright1111问:cyclone中的M4k掉电后内容会消失么?
专家(guest_rad10937)答复:会丢失,掉电后fpga需要重新配置

shuiyin问:QustusII免费版的功能是不是很少?
专家(guest_radF1654)答复:QuartusII 免费版软件功能和完全版一样,只是支持的器件比较少,支持下载的器件也比较少

zhiboxie问:quartusii为什么不能在WINDOWS98中运行?我装过了,不行。还有你们网络版的QII的LISCENCE需用另外生成,很不方便。
专家(altera)答复:Quartus II已经不支持win98的操作系统了。另外,由于license文件针对于每一台机器都是不同的,所以需要根据你的机器的NIC另外生成。

hxdzjk问:请问如何在quartusII中配置modelsim从而可以自动调用modelsim进行仿真?
专家(altera)答复:你可以在QUARTUS2的ASSIGNMENTS 菜单下的EDA TOOLS SETTING 去设置SIMULATION 工具 ,这样QUARTUS2会自动调用MODELSIM ,同样你需要设置WINDOWS的环境变量

srclys问:我的系统工作频率在30MHz,请介绍一下ALTERA带PLL的CPLD及其性能如何?
专家(guest_rad01788)答复:在CPLD中没有嵌入的PLL,如果你需要使用PLL,你可选用我们的Cyclone系列

lyghj问:下载电缆现在是并口的,有计划推出USB接口的吗?现在有一些笔记本上已经开始取消并口了。
专家(altera)答复:altera公司是有USB接口的下载电缆的,MasterBlaster(USB).

zhiboxie问:传统的数字信号处理用DSP芯片,现在的数字信号处理则可用FPGA芯片,(去年去上海参加XINLINX公司的会),用ALTERA公司的FPGA能实现吗?
专家(guest_rad01788)答复:我们的FPGA能很好的胜任DSP处理功能,特别在我们的stratix,stratixII系列中的嵌入的专有dsp block给大大加强你的dsp设计的性能

junj18问:贵公司的产品似乎功耗比较大,我用的是EMP7128SQC184和EMP7256等,感觉都烫手,有没有更好的产品啊,请给予推荐!
专家(altera)答复:你可以使用MAX II这个系列的器件,它的功耗是max系列的1/10。

198147li问:如何解决器件的延时问题保证时序的正确阿
专家(guest_rad01788)答复:这主要取决于你的设计,请用同步设计

junj18问:有没有详细讲解AHLD语言的资料啊,市场几乎没有这方面的资料,我听说用VHLD语言对贵公司的CPLD编程有的时候通不过
专家(altera)答复:AHDL是altera自己的硬件描述语言,只在altera的设计中可以使用,所以比较少有客户使用AHDL语言。VHDL语言如果在MAXPLUS II 中编译的话,由于该软件对语言的支持不是特别好,所以会出现编译通不过的情况。建议使用QuartusII软件或者使用EDA 工具(例如synplify 等)。

xue_ting问:请问如何在CPLD中开辟一块用户专用的ROM?
专家(guest_rad01788)答复:在MAXII中,有8Kbit的user flash,它就可以作为rom使用

huajinz问:Cyclone的配置片EPCS1,EPCS4使用的下载电缆线ByteBlasterII与ByteBlasterMV在电路上有什么区别?可有ByteBlasterII下载电缆的原理图可供参考?谢谢!(http://www.altera.com/literature/ds/ds_byteblasterII.pdf没有原理图。)
专家(altera)答复:byteblaster2 可以下载AS模式,而MV不行,你可联系我们ARROW索要原理图,

srclys问:实现占空比为50%的3.5分频有什么好方法吗?
专家(altera)答复:要作3.5分频的时钟,可以是用cyclone or stratix 器件,这两个系列的器件中有PLL,可以实现分数倍的分频!

lyghj问:max2 大约什么时候能正常供货?
专家(guest_rad01788)答复:现在已可定购其中的epm1270
本文来自:我爱研发网(52RD.com) - R&D大本营
详细出处:http://www.52rd.com/Blog/Detail_RD.Blog_jianli8_742.html

*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
推荐文章
最近访客